BLOG:

4. juli 2014:Sådan automatiserer du footprint opsætninger

1. juli 2014:Hotline supporten er åben hele sommeren

20. juni 2014:10 tip til hurtigere design med OrCAD Capture CIS

Support

OrCAD FPGA System Planner - detaljer


 

FPGA System Planner overleverer informationen intelligent til både diagram og PCB.

Således bliver det forarbejde, som traditionelt er sket i f.eks. Visio, behandlet intelligent, hvilket eliminerer en stor

mængde manuelt arbejde.
Samtidig bliver der mindre behov for optimering og færre iterationer mellem diagram, PCB og FPGA design værktøjet. 

 

FPGA'er og microprocessorer, dsp'er, hukommelseskredse etc. placeres i arbejdsområdet i FPGA System Planner.
Herefter defineres forbindelserne mellem disse komponenter på højt niveau under hensyn til kredsenes interne arkitektur.

Der er ikke tale om at ”trække ledninger” som ved traditionel diagramtegning - i stedet angives  hvilke signaler,
der går fra FPGA til f.eks. hukommelseskredse samt kravene til disse signaler.
Disse krav kan være hvilke banke på FPGA'en, signalerne skal tilknyttes, ligesom der kan tages hensyn til interne clock regler

for FPGA arkitekturen.

 
Ud fra denne information oprettes automatisk en række forbindelser i arbejdsområdet.

 

FPGA System Planner indeholder et meget kraftigt syntese værktøj (FPGA I/O synthesis), der optimerer forbindelserne til FPGA’en.
Signalerne tildeles således de korrekte FPGA banke og pins ud fra de specificerede krav.

Denne syntese tager hensyn til FPGA’ens arkitektur og sørger for, at forbindelserne ikke er krydsede, samtidig med at f.eks. regler
vedrørende interne clocks i FPGA’en overholdes. Dette gør, at printet er langt nemmere at route.


Der er desuden mulighed for interaktivt at flytte, spejlvende og rotere komponenterne eller helt bytte om på forbindelserne
afhængigt af, hvad der er mest optimalt.


På denne måde planlægges det bedst mulige pin assignment på FPGA’en under hensyntagen til PCB designet.


Når planlægningen af designet er færdigt, opretter FPGA System Planner automatisk et diagram med alle forbindelser samt et PCB
med komponent placering.


FPGA Device regler

Løsningen leveres med et bibliotek af FPGA modeller, der håndterer pin assignment og elektriske regler specificeret af

FPGA leverandører. Disse FPGA modeller anvendes af FPGA I/O syntesen til at sikre, at leverandør-specifikke elektriske

regler for FPGA’en overholdes. Reglerne dikterer bl.a. clock og clock region anvendelse, bank tildeling, SSO planlægning,

buffer driver anvendelse mv.

Under syntesen kontrolleres det, at alle disse regler overholdes for at sikre den optimale pin assignment.

 

 

Gå til tilbud 

 

 

Arkitekturer 

  • Altera®: Stratix® II, Stratix II-GX, Stratix III-GX og Stratix IV
  • Xilinx®: CoolRunner™ II, CoolRunner XPLA3, Spartan®-3, Spartan-3A, Virtex®-4 og Virtex-5

Skalérbar løsning

 

FPGA System Planner er som alle andre Cadence løsninger skalérbar og er integreret tæt med Cadence
OrCAD Capture, OrCAD PCB Designer, Cadence Allegro Design Entry HDL og Allegro PCB Design løsningerne.

  • Cadence OrCAD FPGA System Planner - optimal pin assignment syntese for én FPGA
  • Cadence Allegro FPGA System Planner L - pin assignment syntese og post-placerings optimering af én FPGA
  • Cadence Allegro FPGA System Planner Two FPGA Option L - udvider Cadence Allegro FPGA System Planner L
    til at håndtere 2 samtidige FPGA'er
  • Cadence Allegro FPGA System Planner XL - for parallel pin assignment syntese og post-placerings optimering af
    op til 4 samtidige FPGA'er
  • Cadence Allegro FPGA System Planner GXL- for parallel pin assignment syntese og post-placerings optimering af flere end 4 samtidige FPGA'er.
    Velegnet til virksomheder der anvender FPGA’er til ASIC prototyping

 


 
Nordcad Systems A/S
Vesteraa 15 tel.: +45 96 31 56 90
DK-9000 Aalborg info@nordcad.dk
Alfabetisk indeks | Sitemap | Kontakt | Tilmeld Nyhedsbrev 

 

Mød Nordcad på: Google+ Linkedin Twitter Facebook Youtube

 

Nordcad.dk samler statistik ved hjælp af cookies. Ønsker du at undgå cookies, skal du klikke på "Nej"-knappen herunder. Vi bruger en cookie for at huske dit nej. Acceptér cookies?  
?>