OrCAD FPGA System Planner

Optimering af FPGA pin assignment

• Forkorter tiden for design af komplekse og store FPGA kredse
• Design flow, som tilgodeser såvel FPGA- som PCB designeren
  
  
• Design intentionerne planlægges på system niveau
• Pin assignment optimeres automatisk

Dette reducerer risikoen for manuelle fejl, lige som antallet af pin optimeringer mellem FPGA og PCB reduceres.

Antallet af lag, der kræves for at kunne route FPGA'en på printet, minimeres.

Den automatiske FPGA I/O syntese optimerer pin assignment i forhold til routing på printet, idet den tager hensyn til FPGA'ens indre arkitektur.

Se mere om OrCAD FPGA System Planner

Gå til tilbud